• Print This Page

• Go Back

要求ライフサイクル管理

Spec-TRACER™は特にFPGA/ASIC設計を意識して作られた統合型要求ライフサイクル管理アプリケーションです。Spec-TRACERは要求管理、トレーサビリティ、テスト管理、影響分析およびレポートを促進し、WindowsベースのHDL設計ツールやシミュレータと統合します。Spec-TRACERはエンジニアリングにおいて要求の関わるプロセスを合理化し、開発のサイクル最適化や協力体制の改善、リスクやコスト削減につなげることができます。

主な特徴

要求の取り込み

• MS WordやExcelの書式または要求IDを含むタグ、名前、説明、テーブルおよび図を用いた自動的なインポート
• DOORSとのダイレクト・インテグレーション（インポート／エクスポート機能）
• 要求へのユーザ定義のアトリビュートで、要求の特性、ステータスや重要度の背景を与える
• 複数バージョンの要求を比較および追跡
• 要求のベースライン
  
  

トレーサビリティ

• 要求、HDLコード、テスト・ケース、テストベンチ、ログ・ファイル、波形間のトレーサビリティ・リンクを容易に構築
• 上流／下流のトレーサビリティ・レポートを作成
  
  

変更の影響分析

• 要求の変更前や変更後でそれらの影響を確認
• 影響を及ぼすプロジェクト項目の正確な数を確認
  
  

テスト結果の管理

• 検証プランの作成と管理
• PASS/FAILステータス、コードおよびエクスプレッション・カバレッジ、アサーションやSystemVerilogファンクショナル・カバレッジを含むレグレッション後のテスト結果やステータスへの追跡と監視
• テスト結果のログ・ファイル、波形、カバレッジ・データベースおよびhtmlレポートから自動的にトレーサビリティを作成
  
  

ドキュメンテーションおよびレポート

• 要求のレビュー、チェックリストに対するテストケースとテスト結果、レビュー活動を作成
• バッチ処理による日／週／月のレポートを作成
• 会社の標準書式やテンプレートによる複雑なレポートを作成
• DO-254準拠のテンプレートとチェックリスト

Aldec, Inc.
Corporate Headquarters
2260 Corporate Circle
Henderson, NV 89074 USA

Tel: +1 702 990 4400
Fax: +1 702 990 4414
https://www.aldec.com

©2024 Aldec, Inc.