ハードウェア・エミュレーション・ソリューション

HES-DVM™は最新のSoCやASICを設計するハードウェアチームとソフトウェアチーム向けのハイブリッド検証・バリデーション・システムです。最新の大容量FPGAテクノロジと業界最先端の協調エミュレーション規格を組み合わせることで、HES-DVMは次のような複数の検証モードをユーザーに提供します。

  • シミュレーション・アクセラレーション
  • 協調エミュレーションと仮想モデリング
  • インサーキット・エミュレーション
  • 組込ソフトウェアとハードウェアの協調検証

 

hes_img_01a_500_01

 

アルデックは次の5要素をひとつにしてHES™を構成し、業界最高クラスのハードウェア・エミュレーション・ソリューションを実現しました。


FPGAプロトタイピング・ハードウェア  最新のXilinx® Virtex™ 7 FPGAを活用して、プロトタイピング・ボードを再利用します。最大9600万ASICゲートのハードウェア・エミュレーションにスケーラブルなバックプレーンを付けることが可能です。HES-7™プロトタイピング・プラットフォームは25 Gb/sの高速データ転送対応オープン仕様バックプレーン・コネクタや、最大16GBのDDR3メモリ、ホストPC接続用のPCI-Express、それにメディアインタフェース・ペリフェラルのセットを搭載しています。さらに、HES-DVM™は市販ボードでのエミュレーションだけでなく、社内開発のFPGAプロトタイピング・ボードにも応用できます。


デザイン・ベリフィケーション・マネージャ(DVM)  全自動で、スクリプティング可能なデザイン環境。簡単にデザインをセットアップしてFPGAプロトタイピング・ハードウェアでのシミュレーション・アクセラレーション、エミュレーションおよび仮想モデリングができるようになっています。HES-DVM™には、ASICからFPGAへの変換、自動デザイン・パーティショニング、組込メモリ・マッピング、クロック変換、シミュレータや仮想プラットフォーム・ハードウェア、ソフトウェア・デバッグ・フロントエンドなどのサードパーティ・ツールの組み込みなどの機能があります。


検証用インタフェース  HES™は最新の協調エミュレーション規格を活用して色々なハードウェア・ソフトウェア検証インタフェースを組み込んでいます。UVMなどの手法を用いたトランザクション・レベル・テストベンチはSCE-MIでシミュレータをシームレスにエミュレータと接続してシミュレーション・アクセラレーションにつなげることができます。SoC、ペリフェラル、ARM® Cortex™などのプロセッサの仮想モデルはTLMインタフェースを経由して協調エミュレーションが可能です。リアルタイム・ペリフェラルもスピードアダプタを介して接続し、インサーキット・エミュレーションができます。

 

検証用IP  エミュレーション・システムは検証用ファームIP(VIP)を揃えたライブラリがなければ完成しません。AMBA AHB, AXIなどの業界標準のバス・プロトコルやUSB, PCIe, Ethernetなどの通信ペリフェラルについて、トランザクタ、ドライバ、モニタ、スピードアダプタを用意することが、信頼できるデザイン検証環境を素早く構築してエミュレーションを成功させるための鍵です。アルデックが用意するVIPは、検証後テープアウトに成功したSoCデザインで検証されており、変更なしですぐに応用できます。それ以外のVIPについても、アルデックの専門チームが開発体制を整えて、ユーザの検証用IP準備を援護します。

 

デバッギング・ツール  HES™はデザインを完全に可視化するトゥルーRTLビューや、メモリビュー・変更、トリガ、ブレークポイント、クロック・ステップ制御など、色々なデバッグ機能を搭載しています。トゥルーRTLビューとは、すべてのデバッグ・プローブが保存され、元の信号の名前とデータタイプと階層が維持されるという意味です。ASDBやFSDBなど色々な波形フォーマットを選べるので、アルデックのツールやサードパーティのツールとの統合も可能です。デバッグ機能はすべて、ハードウェア・デバッグツールの内部で、また専用のHES Debug APIを介してテストベンチで利用可能で、どちらもTCP/IP経由の遠隔アクセスに対応しています。





Printed version of site: support.aldec.com/jp/solutions/hardware_emulation_solutions