FPGAクロックの入力周波数を設定するにはどうすればよいですか?
ソリューション
PLLの周波数設定はFPGA_PROGデバイスで制御されます。正確なデータをFPGA_PROGに設定すれば適切なクロックモジュールの設定が保障されます（PLL周波数、クロックバッファ、クロックパス）
Aldec, Inc.
Corporate Headquarters
2260 Corporate Circle
Henderson, NV 89074 USA
Tel: +1 702 990 4400
Fax: +1 702 990 4414
https://www.aldec.com
©2025 Aldec, Inc.
Corporate Headquarters
2260 Corporate Circle
Henderson, NV 89074 USA
Tel: +1 702 990 4400
Fax: +1 702 990 4414
https://www.aldec.com
©2025 Aldec, Inc.
Printed version of site: support.aldec.com/jp/support/resources/documentation/faq/1536