Event Details

セーフティクリティカルシステムのための有限ステートマシンの設計
Date: Wed, May 28, 2025
Time: 3:00 PM - 4:30 PM (JPT)

 

セーフティクリティカルデザインの制御ロジックで有限ステートマシン(FSM)は重要な部分になります。
システム内のFPGAが動作している際に、シングルイベントアップセットや放射線などの外的要因により、FSMレジスタに格納されているビット値が非決定論的な方法で誤った値に変化し、システムの誤動作や故障が発生する可能性があります。さらにトランジスタの微細化に伴い、この問題はより一般的になっています。
本ウェビナでは、FSMデザインのベストプラクティスから信頼性の高いFSM設計手法まで、堅牢で安全なFSMを開発するための様々な方法をご紹介します。