FPGAデザイン作成とシミュレーション
Active-HDL™はWindows®で動作するチーム環境向けFPGAデザイン作成およびシミュレーションの統合ソリューションです。Active-HDLの統合デザイン環境（IDE）には、完全なHDLおよびグラフィカル・デザインツールとRTL/ゲートレベルの混合言語シミュレータがあり、FPGAデザインを短期間で開発から検証までできるようになっています。
デザインフロー・マネージャはデザインエントリ、シミュレーション、合成およびインプリメンテーションの間で200種類以上のEDAツールやFPGAツールを起動できますので、開発チームはFPGAデザインプロセスにおいて一貫して同じプラットフォームを維持できます。Active-HDLはAMD、Intel、Lattice、Microchip、Quicklogicなど、主要なFPGAデバイスをすべてサポートしています。
主な機能と利点
-
チームベースの統一されたデザイン環境でローカルまたはリモート・チームにわたって統一性を維持可能
-
設定可能なFPGA/EDAフロー・マネージャインタフェースは200種類以上のベンダツールとインタフェースを取れるので、FPGA開発中一貫して1つのプラットフォームを使い続けられます
-
テキスト、スケマティックおよびステートマシンを活用してデザインを素早く作成
-
セキュアで信頼性の高い相互利用可能な暗号化規格でIPを配布・送付
-
共通カーネルの強力なVHDL/Verilog/SystemVerilog/SystemC対応混合言語シミュレータ
-
グラフィカルでインタラクティブなデバッギングとコード高品質化ツールでコードの品質と信頼性を確保
-
コードカバレッジ解析ツールで測定基準に基づく検証を実施、デザインの実行されない部分を特定
-
ABV（アサーションベース検証（SVA, PSL））で検証の質をアップ、より多くのバグを発見
- SV ファンクションカバレッジ、コンストレイントランダム、UVMなどの高度な検証構成をシミュレートする機能
-
HDLシミュレーションとDSPブロック用の高抽象度数学モデル環境のギャップはMATLAB®/Simulink®インタフェースで埋めます
-
HDL-スケマティックコンバータでデザインの核心部分を抜き出し分かりやすいグラフィックで表現
-
デザインドキュメントをHTMLやPDFで自動生成、すぐにデザインを共有可能
- Featured
- デモンストレーションビデオ
3.2 3rd Party Flows: Vivado TCL store Integration
3.1 3rd Party Flows: Compiling Vivado Simulation Libraries- ウェブセミナーの録画
- Taming Testbench Messaging and Error Reporting with OSVVM's Logs and Alerts
- Universal VHDL Verification Methodology (UVVM) – The standardized open source VHDL testbench architecture
- VHDL testbenches using models, scoreboards and transactions
- Creating an AXI4 Lite, Transaction Based VHDL Testbench with OSVVM
- UVVM steps up a gear: A review of some of the new features in this standardized VHDL verification methodology
- Creating Better Self-Checking FPGA Verification Tests with Open Source VHDL Verification Methodology (OSVVM)
- OSVVM: ASIC level VHDL Verification, Simple enough for FPGAs
- VHDL-2019: Just the New Stuff Part 3: RTL Enhancements
- VHDL-2019: Just the New Stuff Part 4: Testbench Enhancements
- Assertions-Based Verification for VHDL Designs
- Accelerating Verification Component development with OSVVM Model Independent Transactions
- The impact of AMC-152A guidance on design and verification process of DO-254 projects
- VHDL-2019: Just the New Stuff Part 1: Interfaces, Conditional Analysis, File IO, and The New Environment
- VHDL-2019: Just the New StuffPart 2: Protected Types and Verification Data Structures
- ホワイトペーパー
- FPGAデザインフローの社内標準化
- Aldec DO-254 Solutions Blueprint
- アプリケーションノート
- ユーザ定義のデザイン管理