VHDL-2019プロテクトタイプによるVHDLの検証機能の向上 3月 29 アルデックはロシアにおけるすべてのEDA販売・代理店取引を停止します 3月 14 業界初、DO-254コンプライアンスを必要とするPCIeベースのアビオニクスデザインのアットスピード検証にTLMを使用 1月 13 メソドロジーによる生産性の向上：アルデックは、Riviera-PRO™にUVMジェネレータを追加し、OSVVMおよびUVVMライブラリを更新 11月 16 中規模から大規模ASIC/SoCデザインのプロトタイピングおよびエミュレーションに最適な新しいHESボード 7月 19 すべてのニュースを表示
Better FPGA Verification with VHDLPart 1: OSVVM - Leading Edge Verification for the VHDL Community (US) 5月 26 (ウェブセミナー, Online) Better FPGA Verification with VHDLPart 1: OSVVM - Leading Edge Verification for the VHDL Community (EU) 5月 26 (ウェブセミナー, Online) Better FPGA Verification with VHDLPart 2: Faster than "Lite" Verification Component Development with OSVVM (US) 6月 09 (ウェブセミナー, Online) Better FPGA Verification with VHDLPart 2: Faster than "Lite" Verification Component Development with OSVVM (EU) 6月 09 (ウェブセミナー, Online) Better FPGA Verification with VHDLPart 3: OSVVM's Test Reports and Simulator Independent Scripting (US) 6月 16 (ウェブセミナー, Online) すべてのイベントを表示
FPGA Design/Verification Best-Practices for Quality and EfficiencyPart 4: Code, Functional and Specification Coverage FPGA Design/Verification Best-Practices for Quality and EfficiencyPart 3: Randomization – The Why, When, What & How FPGA Design/Verification Best-Practices for Quality and Efficiency Part 2: FPGA Verification Architecture Optimization with UVVM FPGA Design/Verification Best-Practices for Quality and Efficiency Part 1: FPGA Design Architecture Optimization Running CDC Analysis with Xilinx Parameterized Macros すべてのウェブセミナーを表示
