Versal ACAPのような複雑なSoC FPGAのシミュレーションには何が必要ですか? 2月 08 Aldec @ DAC 2023:FPGAおよびSoC向け設計検証ツールとソリューションを紹介 6月 26 Riviera-PROがAMD® Versal™ ACAPデザインのシステムシミュレーションをサポート 6月 14 航空電子機器業界で高まる TLM のニーズ 5月 18 アルデックとタレスがCertification Together International Conference 2023で共同発表 5月 01 すべてのニュースを表示
Turbocharge your FPGA Simulation Workflows: Part 1 - High-Performance RTL Simulation Workflow with Vivado and Active-HDL (EU) 3月 21 (ウェブセミナー, Online) Turbocharge your FPGA Simulation Workflows: Part 1 - High-Performance RTL Simulation Workflow with Vivado and Active-HDL (US) 3月 21 (ウェブセミナー, Online) UVMに挑戦してみよう! 3月 27 (ウェブセミナー, Tokyo, Japan ) Turbocharge your FPGA Simulation Workflows: Part 2 - High-Performance RTL Simulation Workflow with Quartus and Active-HDL (US) 3月 28 (ウェブセミナー, Online) Turbocharge your FPGA Simulation Workflows: Part 2 - High-Performance RTL Simulation Workflow with Quartus and Active-HDL (EU) 3月 28 (ウェブセミナー, Online) すべてのイベントを表示
Essential Steps to Simplify VHDL Testbenches Using OSVVM Verifying AXI Interconnects with ALINT-PRO and Riviera-PRO System Simulation of Versal ACAP Designs Ways to run cocotb: Makefiles, cocotb-test, or your custom setup FPGA Design Verification in a Nutshell (Part 3) Advanced Verification Methods すべてのウェブセミナーを表示