アルデックのTySOM組込み開発キットがAWS IoT Greengrassに認証されました 8月 05 アルデックは、ALINT-PROの最新リリースでRISC-Vデザインのスタティック検証を提供 7月 22 Aldec @ DAC 2020: RISC-Vの検証メソドロジとソリューションを紹介します 7月 15 アルデックはDO-254プロジェクト向けにカスタマイズ可能なツールクオリフィケーションデータパッケージをALINT-PRO™に追加 6月 30 Riviera-PRO™に新機能：VHDL-2019のサポートと多彩なUVMレジスタウィンドウ 6月 24 すべてのニュースを表示
RISC-V Design & Verification with FPGA Hardware In The Loop (EU) 9月 24 (ウェブセミナー, Online) RISC-V Design & Verification with FPGA Hardware In The Loop (US) 9月 24 (ウェブセミナー, Online) Static Verification for RISC-V Cores and SoCs (US) 10月 01 (ウェブセミナー, Online) Static Verification for RISC-V Cores and SoCs (EU) 10月 01 (ウェブセミナー, Online) DVCon EU 2020 10月 27 - 28 (業界イベント, Online) すべてのイベントを表示
UVM-based Verification of Custom Instructions with RISC-V Cores UVM Simulation-based environment for Ibex RISC-V CPU core with Google RISC-V DV How to enforce HDL coding standards and gain the overall design review to meet DO-254 objectives Creating Better Self-Checking FPGA Verification Tests with Open Source VHDL Verification Methodology (OSVVM) Use Python and bring joy back to verification すべてのウェブセミナーを表示
