A Proven EDA Solutions Provider makes all the difference.

アルデックは、最新の言語標準をサポートする先進の検証手法を提供して、
お客様が、進化を続ける技術を活用しながら発展することをお約束します。

FPGA デザイン

FPGAベンダーサポートシミュレーションおよびデバッグプロジェクト・マネンジメント/統合環境グラフィカル/テキスト・デザインエントリHTML/PDF ドキュメンテーション

プロトタイピング

スケーラブルなHES™プロトタイピングプラットフォームHES Proto-AXIインターコネクトマルチFPGAデザインのパーティショニングARM CortexのサポートRTAX/RTSXプロトタイピング

ファンクショナルベリフィケーション

メトリクスドリブン検証UVM トランザクション・デバッギングUVM, OVM, VMMOS-VVM™リンティング/デザイン解析非同期クロックドメイン検証QEMUとRiviera-PROによるコ・シミュレーション

組込システム

Zynq US+ FPGAを使用したディープラーニングFPGAベースのNVMe データストレージモノのインターネット (IoT)自動車ADASネットワーキングAldec 4K UltraHD イメージングソリューションPythonとPYNQCOVID-19の検出

ハードウェア・エミュレーション・ソリューション

協調エミュレーションUVMシミュレーション・アクセラレーションアクセラレーションのスケーラビリティ検証用IPSoCのパーティショニングエミュレーション・デバッギング

ハイパフォーマンス・コンピューティング(HPC)

コンピュータビジョン暗号化・セキュリティゲノムアライメント高頻度トレーディング大規模HPC組込みHPC

DO-254 コンプライアンス

HDL コーディング基準ツール・アセスメントおよびクオリフィケーションのプロセスFPGAレベルのインターゲット・テストHDL 詳細設計および検証DO-254テンプレートおよびチェックリスト

特殊アプリケーション

レグレッション・マネージャ暗号化DSPとRFの協調シミュレーション
VHDL-2019プロテクトタイプによるVHDLの検証機能の向上 3月 29 アルデックはロシアにおけるすべてのEDA販売・代理店取引を停止します 3月 14 業界初、DO-254コンプライアンスを必要とするPCIeベースのアビオニクスデザインのアットスピード検証にTLMを使用 1月 13 メソドロジーによる生産性の向上:アルデックは、Riviera-PRO™にUVMジェネレータを追加し、OSVVMおよびUVVMライブラリを更新 11月 16 中規模から大規模ASIC/SoCデザインのプロトタイピングおよびエミュレーションに最適な新しいHESボード 7月 19 すべてのニュースを表示
Better FPGA Verification with VHDL

Part 1: OSVVM - Leading Edge Verification for the VHDL Community (US)
5月 26 (ウェブセミナー, Online)
Better FPGA Verification with VHDL

Part 1: OSVVM - Leading Edge Verification for the VHDL Community (EU)
5月 26 (ウェブセミナー, Online)
Better FPGA Verification with VHDL

Part 2: Faster than "Lite" Verification Component Development with OSVVM (US)
6月 09 (ウェブセミナー, Online)
Better FPGA Verification with VHDL

Part 2: Faster than "Lite" Verification Component Development with OSVVM (EU)
6月 09 (ウェブセミナー, Online)
Better FPGA Verification with VHDL

Part 3: OSVVM's Test Reports and Simulator Independent Scripting (US)
6月 16 (ウェブセミナー, Online)
すべてのイベントを表示
FPGA Design/Verification Best-Practices for Quality and Efficiency

Part 4: Code, Functional and Specification Coverage
FPGA Design/Verification Best-Practices for Quality and Efficiency

Part 3: Randomization – The Why, When, What & How
FPGA Design/Verification Best-Practices for Quality and Efficiency Part 2: FPGA Verification Architecture Optimization with UVVM FPGA Design/Verification Best-Practices for Quality and Efficiency Part 1: FPGA Design Architecture Optimization Running CDC Analysis with Xilinx Parameterized Macros すべてのウェブセミナーを表示
Ask Us a Question
x
Ask Us a Question
x
Captcha ImageReload Captcha
Incorrect data entered.
Thank you! Your question has been submitted. Please allow 1-3 business days for someone to respond to your question.
Internal error occurred. Your question was not submitted. Please contact us using Feedback form.
We use cookies to ensure we give you the best user experience and to provide you with content we believe will be of relevance to you. If you continue to use our site, you consent to our use of cookies. A detailed overview on the use of cookies and other website information is located in our Privacy Policy.