SemiWiki: Aldec Adds Simulation Acceleration for Microchip FPGAs 11月 10 アルデック、Microchip FPGA設計のためのハードウェア支援型RTLシミュレーションアクセラレーションを発表 11月 03 アルデックの組込みシステム開発ソリューションのTySOMファミリが、Xilinx PYNQ（Python Productivity for Zynq）をサポートしました 10月 21 アルデックのTySOM組込み開発キットがAWS IoT Greengrassに認証されました 8月 05 アルデックは、ALINT-PROの最新リリースでRISC-Vデザインのスタティック検証を提供 7月 22 すべてのニュースを表示
Debugging Multi-Core Designs using Vitis + Aldec Riviera-PRO Co-Simulation for Zynq US+ MPSoC (US) 12月 03 (ウェブセミナー, Online) Debugging Multi-Core Designs using Vitis + Aldec Riviera-PRO Co-Simulation for Zynq US+ MPSoC (EU) 12月 03 (ウェブセミナー, Online) RISC-V Summit 12月 08 - 10 (業界イベント, Online) すべてのイベントを表示
How to Build PCIe Speed Adapters for In-Circuit SoC Emulation High-Performance PCIe 5.0 IP + VIP UVM Verification Environment Static Verification for RISC-V Cores and SoCs RISC-V Design and Verification with FPGA Hardware In The Loop UVM-based Verification of Custom Instructions with RISC-V Cores すべてのウェブセミナーを表示
