Category : デザイン・エントリおよびドキュメンテーション


HDLエディタ - 書式なしのテキスト・エディタに、VHDL/Verilog/SystemC/SystemVerilogなどの言語テンプレートを付け、キーワード、色付け、オートコンプリート、言語のハイパーリンク付きリファレンス・マニュアル、マルチ・ウィンドウのワークスペースなど、充実した言語サポートを付け加えたエディタです。

ステート・マシン・エディタ - 複雑で階層的なFSMダイアグラムを作れるツールです。ダイアグラムは自動的に等価なHDLソースコードやテストベンチに返還できます。

ブロック・ダイアグラム・エディタ - グラフィカル (スケマティック)・デザイン・エントリ・ツールです。HDLデザインの大部分が構造化されていれば、ソースコードで入力するより、ブロック・ダイアグラムとして記述する方が簡単です。エディタで入力したダイアグラムは、ブロック・ダイアグラム・エディタが自動で構造化されたVHDLかVerilog, またはEDIFネットリストに変換します。ブロック・ダイアグラム・エディタはFPGAメーカーのリリースしているプリミティブ・シンボル・ライブラリを予め組み込んでいます。

Ask Us a Question
Ask Us a Question
Captcha ImageReload Captcha
Incorrect data entered.
Thank you! Your question has been submitted. Please allow 1-3 business days for someone to respond to your question.
Internal error occurred. Your question was not submitted. Please contact us using Feedback form.
We use cookies to ensure we give you the best user experience and to provide you with content we believe will be of relevance to you. If you continue to use our site, you consent to our use of cookies. A detailed overview on the use of cookies and other website information is located in our Privacy Policy.