全FPGAメーカー向けデザイン・フロー・マネージャ

Category : プロジェクト管理

デザイン・フロー・マネージャとは、Altera/Intel®, Atmel®, Lattice®, Microsemi™/Microchip, Quicklogic®, Xilinx®/AMD その他メーカーから提供されるシミュレーション・ツール、合成ツール、インプリメンテーション・ツールを1つの開発環境に統合し、設定、制約、実行などを管理するツールです。Active-HDLはメーカー特有のフローでも、メーカーから独立したフローでも使用することができます。

デザイン・フロー・マネージャは簡単だけど面倒くさい作業を自動化します。例えば、Active-HDLで新しいファイルを作れば、それは合成時に自動でインクルードされます。合成済みネットリストはActive-HDLから閲覧可能で、簡単にコンパイルとシミュレーションができます。同様に、Active-HDLのGUIから配置配線ツールを設定・起動することもできます。そこから生成されるネットリストとSDFファイルはActive-HDLから確認できます。