アルデック、64ビット・シミュレーションをサポートするActive-HDL 10.1をリリース

Henderson, NV – 2014年12月8日 – Aldec, Inc. （以下「アルデック」）は本日、混合言語対応FPGA設計プラットフォーム Active-HDL™ バージョン10.1のリリースを発表しました。Active-HDLは受賞歴のある直感的なGUIと高性能なシミュレータを備え、15年以上もの間FPGAデザイン・エントリとシミュレーションの分野で好評を博していますが、今までより大規模なデザインのシミュレーションに適用したいというお客様からの声が高まっているのを受けて、今回のリリースで64ビット・シミュレーションをサポートしました。

 

アルデックのActive-HDLプロダクトマネージャ、Satyam Janiのコメント:「FPGAデバイスの大規模化・複雑化が進んだことで、より多くのRAM容量をサポートする64ビットCPUアーキテクチャの需要が高まりました。お客様は64ビット・シミュレーションに対応したActive-HDLを、より高性能なコンピュータで動かせるようになりました。」

 

Active-HDL™について

Active-HDLはHDLベースのFPGAデザイン・シミュレーション・ソリューションです。主要なFPGAメーカーすべての最新FPGAデバイスをサポートしています。120種類近くのサードパーティ・ツールとインタフェースを取れる高性能・混合言語対応のソリューションとして、ターゲットFPGAのデザインフローから独立して使える統一的なFPGA設計プラットフォームです。Active-HDL 10.1 は、Altera®, Lattice®, Microsemi™(Actel), Quicklogic®, Xilinx®など業界大手のFPGAメーカーがリリースしている最新・業界最高性能のFPGAデバイスでのデザインとシミュレーションに適用できます。

 

Active-HDLの最新リリースでは、他にも多くの新機能、拡張、性能最適化などが盛り込まれています。さらに詳しい情報やチュートリアル、無償評価版のダウンロード、新機能プレゼンテーションなどについては、 www.aldec.com/Products/Active-HDL をご覧ください。

 

アルデックについて

アルデックは1984年設立の、エレクトロニクス・デザイン検証のインダストリ・リーダです。RTLデザイン作成、RTLシミュレータ、ハードウェア・アシステッド検証、SoC/ASICプロトタイピング、デザインルールチェック、IPコア、要求ライフサイクル管理、DO-254機能検証および軍事／航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。www.aldec.com