アルデック、Spec-TRACER™でFPGA/SoCデザインにDOORS®のトレーサビリティを拡張

Henderson, NV – 2014年12月10日 – Aldec, Inc. （以下「アルデック」）は本日、FPGA/SoC向けの要求ライフサイクル管理ソリューション Spec-TRACER™ 2014.12 のリリースを発表しました。今回のリリースでは、IBM® Rational® DOORS®と直接連携し、DOORSでのボードの要求と属性を直接Spec-TRACERのデータベースにインポートできるようになりました。また、FPGA要求やHDLデザイン・テストベンチのタグ、トレーサビリティ・データ、テストケース、ログファイル、波形、コードカバレッジ結果など、Spec-TRACERで管理・作成されるFPGA関連項目も、DOORSデータベースにエクスポートできます。 

 

アルデックのDO-254プログラムマネージャ、Louie De Lunaのコメント:「DOORSを利用してセーフティなミッションクリティカルのFPGAやSoCを開発する場合、トレーサビリティとツールフローの乖離という、以前からよく知られた問題がありました。今回、Spec-TRACERとDOORSが直接連携するようになったことで、このトレーサビリティのギャップが解消され、DOORSに精通したシステムエンジニア、プロジェクトマネージャ、プログラムマネージャはFPGAに関係するクリティカルデータを直接確認できるようになります。」

 

最新のSpec-TRACERに関するホワイトペーパーはこちらからダウンロードできます： Managing Validation and Verification Activities for DO-254

 

Spec-TRACER 2014.12の新機能

• トレーサビリティ・インポート : CSV形式（カンマ区切り）のトレーサビリティのインポートをサポートし、ユーザー側でトレーサビリティの自動作成が可能。
• フル・トレーサビリティ・ビュー : 要求、デザインのソースファイル、検証結果へのハイパーリンクを保持。FPGA要求、コンセプト設計データ、HDLデザイン・ソース、テストベンチ、テストケース、ログファイル、HTMLレポート、波形の間をナビゲーション可能。
• コマンドラインのSpecTrSimResコマンド : Spec-TRACERデータベースをAldec Coverage Database (ACDB) とUnified Coverage Database (UCDB) からの機能カバレッジ結果で自動アップデート。

 

Spec-TRACER™について

Spec-TRACERは、よりスムーズに要求ベースのFPGA/SoCデザイン・検証プロセスが進められることを目的とした統合的な要求ライフサイクル管理アプリケーションです。Spec-TRACERは要求のキャプチャ、管理、分析、トレーサビリティ、テスト管理およびレポートが簡単にできるようになっています。Spec-TRACERはWindowsベースのシミュレーションツールとシームレスに連携します。 

 

販売について

新規のお客様、現在保守契約を締結されていないお客様は、アルデック・ジャパンまでお問い合わせください。Spec-TRACERのさらに詳しい情報やチュートリアル、無料評価版のダウンロード、新機能のプレゼンテーションについては、http://www.aldec.com/Products/Spec-TRACER をご覧ください。

 

アルデックについて

アルデックは1984年設立の、エレクトロニクス・デザイン検証のインダストリ・リーダです。RTLデザイン作成、RTLシミュレータ、ハードウェア・アシステッド検証、SoC/ASICプロトタイピング、デザインルールチェック、IPコア、要求ライフサイクル管理、DO-254機能検証および軍事／航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。 www.aldec.com