アルデック、業界最大のXilinx Virtex-7 FPGAベース汎用プロトタイピング・システム『HES-7』をリリース、最大2億8800万ASICゲートの容量に対応

Henderson, NV – 2015年2月9日 - HDL混合言語シミュレーションとシステム・ASICデザインのハードウェア・アシステッド・ベリフィケーションのパイオニアであるAldec, Inc. （以下「アルデック」）は本日、業界最大容量のSoC/ASICデザイン向けXilinx® Virtex®-7ベース汎用プロトタイピング・システムを発表しました。今回の新製品である『HES-7™ （HES7XV12000BP）』は、FLG1925パッケージのVirtex-7 2000T FPGAを6個搭載し、ボード1枚当たりの最大ゲート数は7200万ASICゲートです。さらにこのボードをアルデック・バックプレーン（HES7-BPx4）に4枚接続することで、FPGAプロトタイピング・システムは最大2億8800万ASICゲートまで拡張できます。

アルデックのハードウェア製品部門ゼネラルマネージャ、Zibi Zalewskiのコメント：「HES-7シリーズに新製品が加わりました。弊社が当初リリースしたバックプレーン・ベースのプロトタイピング・アーキテクチャは、Virtex-7 2000Tを2個搭載したボードをベースにして、最大でFPGAを8個搭載したシステムを構成できました。今回リリースした最新のボードはVirtex-7 FPGAを6個搭載した業界最大の汎用Virtex-7プロトタイピング・ボードです。バックプレーンに接続すれば最多で24個構成まで拡張可能で、その容量、インターコネクト、スケーラビリティは、最大規模のSoCプロジェクトにも対応できます。」

HES-7 FPGAボードはFMCコネクタを9本持ち、合計648本の差動ペアがFMC対応ドーターカード（レガシーまたは新ハードウェア）の外部接続に使えます。また、内部のFPGA間接続は1ボードごとに合計977本の差動ペアがあり、デバッグ用途の共通バスも別に用意されています。制御用FPGAのVirtex-7 690TはEthernet 1GBおよび40GB （QSFP+）、USB3.0、PCIe x16/x8などの高速インタフェースと接続し、最先端のデザインをほぼカバーします。

HES-7はFPGAプログラミングおよびボード設定用制御ユーティリティを持つ従来型の高速プロトタイピング・ソリューションの用途に利用可能です。また、HES-7ならではのメリットとして、アルデックのシミュレーション・アクセラレーション、エミュレーション・ソリューションであるHES-DVM™の高機能検証モード用ハードウェア・プラットフォームとなります。

アルデックについて

1984年に設立されたアルデックは、エレクトロニクス・デザイン検証のインダストリ・リーダです。RTLデザイン作成、RTLシミュレータ、ハードウェア・アシステッド検証、SoC/ASICプロトタイピング、デザインルールチェック、IPコア、要求ライフサイクル管理、DO-254機能検証および軍事／航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。www.aldec.com