Cobham Gaislerは、HDLシミュレーションにAldecのRiviera-PROを使用して、初のRISC-VプロセッサであるNOEL-Vの検証に成功しました

Date: 2020/01/28
Type: Release

Henderson NV, USA – 2020年1月28日 – HDL混在言語シミュレーションとFPGAおよびASICのハードウェア・アシステッド・ベリフィケーションのパイオニアであるAldec、Inc.(以下「アルデック」)は、本日Cobham Gaislerが混在HDLシミュレータRiviera-PROを使用してNOEL-V™と呼ばれる最初のRISC-Vプロセッサの検証に成功したことを発表しました。

 

NOEL-Vは、RISC-Vアーキテクチャを実装する64ビットプロセッサの合成可能なVHDLモデルであり、高度な7ステージのデュアル・インオーダー・パイプラインを備え、最大4.69 CoreMark/MHzを提供します。
Cobham GaislerのエンジニアリングディレクターのJan Anderssonは次のように述べています:
「宇宙グレードのマイクロプロセッサの大手ベンダーとして、高度なデバッグ機能とDRCチェック機能を備えた信頼性の高い高性能RTLシミュレータを使用してNOEL-Vを検証する必要がありました。ファンクショナル、ゲートレベルおよびタイミングシミュレーションに
Riviera-PROを使用し、その豊富なVHDLサポート、コンパイル、シミュレーション速度に非常に満足しています。」

 

アルデックのマーケティングディレクター、Louie De Lunaは述べています:
「RISC-Vはオープンソースモデルであるため、宇宙やミッションクリティカルを含むさまざまな組み込みアプリケーションにまたがるハードウェア向けの革新的なテクノロジーです。私たちはCobham Gaislerと協力し、手助けできたことに興奮しています。そしてNOEL-Vの次世代のための新しい検証課題を解決することを楽しみにしています。」

 

Cobham Gaislerについて

Cobham Gaislerは、SPARCおよびRISC-Vアーキテクチャに基づいた組み込みプロセッサ向けのIPコアと開発支援ツールを提供しています。Cobham Gaislerは、ASIC開発プロジェクトの管理、およびフライトクオリティのマイクロエレクトロニクスデバイスの設計において長年の経験を持っています。
同社は、商用および航空宇宙アプリケーション向けのデジタルハードウェア設計(ASIC/FPGA)を専門としています。http://www.cobham.com/gaisler

 

アルデックについて

アルデックは米国ネバダ州ヘンダーソンに本社を置く、エレクトロニクス・デザイン検証のインダストリ・リーダです。RTL設計、RTLシミュレータ、SoC/ASICエミュレーション・プロトタイピング、デザインルール・チェック、CDC/RDC検証、IPコア、要求ライフサイクル管理、DO-254機能検証、組込みソリューション、ハイパフォーマンスコンピューティングおよび軍事/航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。 www.aldec.com

Ask Us a Question
x
Ask Us a Question
x
Captcha ImageReload Captcha
Incorrect data entered.
Thank you! Your question has been submitted. Please allow 1-3 business days for someone to respond to your question.
Internal error occurred. Your question was not submitted. Please contact us using Feedback form.
We use cookies to ensure we give you the best user experience and to provide you with content we believe will be of relevance to you. If you continue to use our site, you consent to our use of cookies. A detailed overview on the use of cookies and other website information is located in our Privacy Policy.