SystemVerilog IEEE 1800™-2012 (検証) for Active-HDL

Category : 標準サポート

Active-HDL はハードウェア記述の拡張、アサーション、先進的検証の3分野でSystemVerilog（IEEE Std. 1800™-2012）をサポートしています。当規格の検証部分とされる3つ目は、クラス、ランダム制約、カバレッジ・グループ、デザイン・アサーションなどの構造をサポートし、セルフチェックとカバレッジ・ドリブンのテストベンチを実現できるようにします。