HES-DVMはデザイン内のゲーテッドクロックをどのように処理しますか？

アンサー

HES-DVMは、デザインの内部クロックと外部クロックの両方を自動的に検出し、合成後のデザインネットリストをFPGAセーフネットリストに変換します。このネットリストでは、クロックゲートがクロックイネーブルに変更されます。 これにより、ユーザーの操作なしでFPGAの安全な設計が自動的に行われます。

クロック変換アルゴリズムは、多くの産業および研究プロジェクトで実証されており、アルデックによって特許を取得しています：米国特許 7,003,746 B2。