VHDL-2019プロテクトタイプによるVHDLの検証機能の向上 Date: 2022/03/29 Type: ReleaseアルデックのActive-HDLの最新リリースは、IEEE 1076-2019のプロテクトタイプをサポートしているため、エンジニアは検証用のデータ構造の構築を簡素化および抽象化することが可能です。 Henderson, NV – 2022年3月29日 – HDL混在言語シミュレーションとFPGAおよびASICのハードウェア・アシステッド・ベリフィケーションのパイオニアであるAldec, Inc.(以下「アルデック」）は、Active-HDL™バージョン 13.0でVHDLの検証機能を進化させました。 この最新リリースでは、VHDL-2019 のジェネリックスを使用したプロテクトタイプ、プロテクトタイプのコンポジット、プロテクトタイプのオブジェクトへのポインタとプロテクトタイプの構成のサポートが導入されています。 プロテクトタイプはVHDL-2000でクラスのようなオブジェクト (C++のクラスと同様) を作成するために導入され、その後VHDL-2002で共有変数に必要になりました。VHDL-2019では、プロテクトタイプの機能が大幅に改善され、高度なデータ構造を必要とする複雑なテストベンチの作成に不可欠な新しい使用モデルに対応しています。 プロテクトタイプは、ファンクショナルカバレッジ、ランダムテスト生成、メッセージング、統合エラーレポート、およびメモリモデル、FIFO、スコアボードなどの検証用データ構造を作成するための強力なメカニズムです。 また、エンティティインターフェイスでプロテクトタイプを使用して、複数のAXI4メモリマップド外部ペリフェラル間で単一のメモリを共有することができ、マルチセンサデータ集約に使用するSoC FPGAの検証にも最適です。 アルデックのマーケティングディレクタ Louie De Lunaのコメント：「SystemVerilogの人気にもかかわらず、VHDLは依然としてVHDLベースデザインでナンバーワンの検証言語です。VHDL-2019では、VHDLユーザーコミュニティ全体の努力により、非常に高性能な検証言語に進化しました。他のVHDLリビジョンとは異なり、VHDL-2019は、ユーザーによって要求、ランク付け、精査を経て作成され、VHDLコミュニティによる投票が行われました。すべてのツールベンダーは、デザインコミュニティの要望に耳を傾ける義務があります。当社は、ユーザーがVHDL-2019のパワーを最大限に活用できるよう、製品の機能強化に対応できることを嬉しく思います。」 Active-HDL 13.0のダウンロードと評価が可能となっています。 Active-HDLについて Active-HDL™は、チームベースの環境向けのWindows®ベースの統合FPGAデザイン作成およびシミュレーションソリューションです。 Active-HDLの統合デザイン環境（IDE）には、FPGAデザインの迅速な展開と検証のための完全なHDLおよびグラフィカルデザインツールスイートとRTL /ゲートレベルの混言語シミュレータが含まれています。 Aldecについて 1984年に設立したアルデックは、エレクトロニクス・デザイン検証のインダストリ・リーダです。RTL設計、RTLシミュレータ、ハードウェア・アシステッド・ベリフィケーション、SoC/ASICエミュレーション・プロトタイピング、デザインルールチェック、CDC検証、IPコア、要求ライフサイクル管理、DO-254機能検証、ハイパフォーマンスコンピューティングおよび軍事／航空宇宙向けソリューションといったパテントを取得したテクノロジを提供しています。 www.aldec.com アルデックは、Aldec、Inc.の登録商標です。その他すべての商標または登録商標は、それぞれの所有者に帰属します。 Media Contact: Amanda WarrilowDeclaration LimitedT: +44 (0)1522 789 000amandaw@aldec.com
